В рамках стратегии перехода на открытую ISA, компания Western Digital опубликовала исходный код реализации 32-бит процессора SweRV с RISC-V ISA, предназначенного для использования в системах хранения данных. Процессор поддерживает ECC-память и предназначен для работы на частоте до 1ГГц (при изготовлении по техпроцессу 28нм); программный имитатор процессора был опубликован ранее.

>>> Подробности

lowRISC, проект создания полностью открытой SoC, объявил о релизе 0.5. В этом релизе доступны:

• 100Mbit Ethernet;
• удаленная загрузка;
• многопользовательская Linux-система;

Minion core временно удалена из-за проблемы с производительностью.

Цель lowRISC — разработать недорогую и полностью открытую SoC для запуска Linux, и выпустить с ней плату для разработчиков. Проектирование SoC планируется завершить в этом году.

lowRISC можно запустить на FPGA: руководство, руководство для версии 0.5.

>>> Подробности

На 7-м международном семинаре, посвященном RISC-V, компания Western Digital объявила о намерении использовать чипы с ISA RISC-V в своих продуктах; детали и конкретные сроки пока не называются, но планируемый объем выпуска превышает миллиард единиц.

На этом же семинаре Western Digital объявила о своих инвестициях в стартап Esperanto Technologies — компанию, основанную Дэвидом Дитцелем (David Ditzel), в число сотрудников которой входят бывшие сотрудники Transmeta, Sun, Intel, и молодые дарования. Esperanto разрабатывает высокопроизводительную гетерогенную SoC, которую планирует лицензировать и самостоятельно использовать в приложениях машинного обучения и графики.

>>> Подробности

Компания SiFive опубликовала документацию на ряд SoC, совместимых с архитектурой набора команд RISC-V.

Документация была опубликована для SoC SiFive HiFive 1, SiFive Freedom E300 и SiFive Freedom E500.

>>> Подробности

Как обычно, тихо и незаметно, на сайте проекта RISC-V опубликована спецификация привилегированных команд (интересной возможностью RISC-V является разделение на 4 уровня привилегий, а не 2, как в традиционных RISC).

Чтобы два раза не вставать, вот последнее на данный момент сообщение о прогрессе работ по проекту lowRISC.

>>> Подробности

lowRISC, проект создания свободной (лицензия BSD) 64-бит System-on-Chip на архитектуре RISC-V, объявил о выходе первого предварительного выпуска. Для загрузки доступны:

• компилятор HDL Chisel;
• доработанный исходный код Rocket (генератора SoC, используемого в lowRISC);
• исходные коды стандарта FPU IEEE-754-2008 и подсистемы памяти;
• симуляторы;
• кросс-компиляторы.

Для использования всего этого богатства на FPGA нужен Xilinx Vivado 2014.4.

В используемый 64-битный вариант RISC-V ISA разработчиками lowRISC добавлена поддержка тегированной памяти (tagged memory); в собственно SoC добавлена реализация концепции вспомогательных ядер (minion cores). Описание добавленных возможностей доступно здесь (ветеранам ЕС ЭВМ радоваться — канальные процессоры снова с нами).

>>> Подробности