LINUX.ORG.RU

lowRISC выпустил первый предварительный релиз

 ,


3

5

lowRISC, проект создания свободной (лицензия BSD) 64-бит System-on-Chip на архитектуре RISC-V, объявил о выходе первого предварительного выпуска. Для загрузки доступны:

  • компилятор HDL Chisel;
  • доработанный исходный код Rocket (генератора SoC, используемого в lowRISC);
  • исходные коды стандарта FPU IEEE-754-2008 и подсистемы памяти;
  • симуляторы;
  • кросс-компиляторы.

Для использования всего этого богатства на FPGA нужен Xilinx Vivado 2014.4.

В используемый 64-битный вариант RISC-V ISA разработчиками lowRISC добавлена поддержка тегированной памяти (tagged memory); в собственно SoC добавлена реализация концепции вспомогательных ядер (minion cores). Описание добавленных возможностей доступно здесь (ветеранам ЕС ЭВМ радоваться — канальные процессоры снова с нами).

>>> Подробности

★★★★★

Проверено: JB ()

Для использования всего этого богатства на FPGA нужен Xilinx Vivado 2014.4.

Когда они уже чипы выпустят?

CYB3R ★★★★★ ()
Ответ на: комментарий от CYB3R

As with most tech projects, the most accurate answer is “When it’s ready”. However, it’s useful to consider some of the main milestones:

Release of an initial FPGA version: we expect to do this in the next 6 months, and then further development will be fully open to the community.
Production of a test chip: we expect to tape out a test chip towards the end of 2015.
Tape out of production silicon: this is likely to happen, at the earliest, a year after the first test chip (in 2016).

tailgunner ★★★★★ ()

как же так а где оды в поддержку x86?!

quest ★★★★ ()

Их тулчейн поддерживает теги?

anonymous ()
Ответ на: комментарий от anonymous

Поскольку прямо это не заявлено - наверное, пока нет.

tailgunner ★★★★★ ()

Я хоть и не ветеран ЕС ЭВМ, я — ветеран из конкурирующего клана, но я тоже порадуюсь. :)

gns ★★★★ ()

нужен Xilinx Vivado 2014.4

Ох и дорогой же он...

канальные процессоры

Поясните для не-ветеранов ЕС: канальные это как?

true_admin ★★★★★ ()
Ответ на: комментарий от true_admin

Ох и дорогой же он...

A voucher is provided along with the Zedboard which allows you to apply a device locked license from Xilinx running the Vivado tool

The ZedBoard is a low-cost (~$300-$400) development board built around the Xilinx Zynq-7000

канальные процессоры

Поясните для не-ветеранов ЕС: канальные это как?

Это процессоры (со специальными ISA) для управления устройствами ввода-вывода. Не-ветеранам лучше читать главу о minions в соотвествующем PDF.

tailgunner ★★★★★ ()
Последнее исправление: tailgunner (всего исправлений: 1)
Ответ на: комментарий от true_admin

Специализированный процессор ввода-вывода с своей системой команд. Висит на шине, рулит принтером, например. Или дисками, или парой лентоводов. Представляет собой отдельный шкаф :)

gns ★★★★ ()
Ответ на: комментарий от tailgunner

Ну у них пока часть ISA в разработке, подождем тейпаута.

gns ★★★★ ()
Ответ на: комментарий от gns

Ну у них пока часть ISA в разработке

У них расширяемая ISA. А так да, у них много чего еще в разработке...

tailgunner ★★★★★ ()

круто, надеюсь, когда сделают в железе цена не будет кусаться.

msgascii ()
Ответ на: комментарий от tailgunner

Занятная штука, только навскидку что-то больно много разных форматов команд. Неровненько, неортогональненько... Риско-Циск прям какой-то :)

gns ★★★★ ()
Последнее исправление: gns (всего исправлений: 1)
Ответ на: комментарий от gns

Да ну, явный же Паттерсон и MIPS в предках.

anonymous ()
Ответ на: комментарий от anonymous

Если Вы про того Паттерсона, который автор «Computer Organization And Design», так он и есть, он как раз из Беркли, и в авторах «The RISC-V Instruction Set Manual» значится.

gns ★★★★ ()
Ответ на: комментарий от tailgunner

Без ваучера тоже работает c WebPack лицензией. для сборки должно хватать, демки от risc-v на zybo board с лицензией WebPack собирались.

anonymous ()

В используемый 64-бит вариант RISC-V ISA разработчиками lowRISC добавлена поддержка тегированной памяти (tagged memory)

Дело Бабаяна живет и побеждает!

DNA_Seq ★★☆☆☆ ()
Ответ на: комментарий от DNA_Seq

добавлена поддержка тегированной памяти (tagged memory)

Дело Бабаяна живет и побеждает!

Еще одна жертва пропаганды считает, что Бабаян придумал теговую архитектуру...

tailgunner ★★★★★ ()
Ответ на: комментарий от tailgunner

Что-то какой-то ренессанс популярности у этой теговой архитектуры...

gns ★★★★ ()

ура канальные процессоры снова с нами!

splinter ★★★★★ ()
Ответ на: комментарий от gns

ренессанс популярности у этой теговой архитектуры...

У какой «этой»? Просто для протокола: у Эльбруса (и Burroughs раньше) теги описывают типы данных, хранящиеся в словах памяти, а у lowRISC - тип доступа (rw).

И одна архитектура - еще не ренессанс.

tailgunner ★★★★★ ()
Ответ на: комментарий от tailgunner

А в чём сакральный смысл хранить права доступа каждые 64 байта?

O02eg ★★★★★ ()
Ответ на: комментарий от tailgunner

Если убрать политику их из моего сообщения, то могу лишь констатировать что движутся в правильном направлении.

alman ★★★ ()
Ответ на: комментарий от tailgunner

Ну имеется виду ренессанс идеи использования тегов.

Про теги типов данных я знаю, и про всякие грабли, на которые из-за этого наступают разработчики «Эльбруса»  — тоже, а вот тег запрета типа доступа — это что-то новое, раньше тегом доступа защищалась вся страница памяти.

Тогда уж, по логике вещей, нужно еще noexec-бит добавлять, типа содержимое слова памяти, на которое указывает PC не может быть исполнено.

gns ★★★★ ()
Ответ на: комментарий от O02eg

А в чём сакральный смысл хранить права доступа каждые 64 байта?

В статье по ссылке объяснено.

tailgunner ★★★★★ ()
Ответ на: комментарий от tailgunner

Но используются теги и в эльбрусе, и в lowRISC для одной и той же цели.

anonymous ()
Ответ на: комментарий от gns

Тогда уж, по логике вещей, нужно еще noexec-бит добавлять, типа содержимое слова памяти, на которое указывает PC не может быть исполнено.

Число тегов конфигурируемо - может, добавят и NX (хотя, ИМХО, это и бессмысленно - здесь хватит страничной защиты).

tailgunner ★★★★★ ()
Ответ на: комментарий от anonymous

Но используются теги и в эльбрусе, и в lowRISC для одной и той же цели.

Эльбрус - это 3 разных архитектуры (SPARC не считаем). В какой из них теги использовались исключительно для управления доступом?

tailgunner ★★★★★ ()
Ответ на: комментарий от alman

Не в политике дело, теги еще в лисп-машине были (была такая железка), ну и в упомянутом уже Барроузе. Не Бабаян это придумал. А вот насколько это направление — правильно, сие науке не известно. Подумайте, как бедолагам компилляторостроителям реализовывать всякий reinterpret_cast и прочий c-style type conversion.

gns ★★★★ ()
Ответ на: комментарий от gns

Подумайте, как бедолагам компилляторостроителям реализовывать всякий reinterpret_cast и прочий c-style type conversion.

У тегов lowRISC такой проблемы нет... но мне интересно, как они будут делать страничную подкачку.

tailgunner ★★★★★ ()
Ответ на: комментарий от tailgunner

Я про e2k. «Управление доступом» - это не цель. Цель - заткнуть многолетние дыры. Эта музыка с С не должна длиться вечно.

anonymous ()
Ответ на: комментарий от tailgunner

Это проблема как раз для архитектур с тегами типов. Где-то еще до reinterpret_cast с++ обсуждалась проблема UNCHECKED_CONVERSION языка Ada и тегов типов.

gns ★★★★ ()
Ответ на: комментарий от gns

Я как раз не о тегах, а о «вспомогательных ядрах». А о политике я по-прежнему молчу, ибо не хочу стартовать ругань в этой теме. Замечу лишь, что если не споткнутся, то рано или поздно придут к аппаратному синхронному микроядру. И это обстоятельство мне очень и очень не нравится.

alman ★★★ ()
Последнее исправление: alman (всего исправлений: 1)
Ответ на: комментарий от alman

Замечу лишь, что если не споткнутся, то рано или поздно придут к аппаратному синхронному микроядру

Пока что они идут в другую сторону.

tailgunner ★★★★★ ()
Ответ на: комментарий от tailgunner

Ну наверное, если вообще страничная защита есть. Я еще не прочитал главу про memory model.

NX может быть полезен при организации noexec stack, если у каждого потока свой стек непонятно где.

gns ★★★★ ()
Ответ на: комментарий от gns

Ну наверное, если вообще страничная защита есть

Есть, конечно. Это Linux-процессор.

tailgunner ★★★★★ ()
Ответ на: комментарий от alman

Нет, к аппаратному микроядру не придут. То, что часть шины ввода-вывода затаскивают в процессор — ну неплохо, наверное, для высокоскоростных блочных сетевых интерфейсов, но вряд ли оправдано для управления принтерами :)

Эту платформу делают с учебно-экспериментальными целями, вот и надо посмотреть, что у них получится. Вряд-ли запредельный throughput у них в приоритете, чай не спецпроцессор для магистрального DPI делают.

gns ★★★★ ()
Ответ на: комментарий от tailgunner

У них privileged ISA как раз under review. Вот там это и должно быть написано. Наверное, если процессор в режиме супервизора (или ядра, или как у них там это называется), то теги защиты пофигу. Как-то так.

gns ★★★★ ()
Последнее исправление: gns (всего исправлений: 1)

Privileged ISA Specification (Under Review)

Как можно зделать процессор с неготовой спецификацией?

SystemD-hater ()
Ответ на: комментарий от tailgunner

Пока что они идут в другую сторону.

Зависит от точки зрения. :) Просто не существует такого же эффективного способа для организации взаимодействия «вспомогательных ядер».

alman ★★★ ()
Ответ на: комментарий от alman

Пока что они идут в другую сторону.

Зависит от точки зрения. :)

Точки зрения на что? В чем ты видишь движение в сторону микроядра, тем более - аппаратного?

Просто не существует такого же эффективного способа для организации взаимодействия «вспомогательных ядер».

Их minions - в первую очередь для software defined devices, какие проблемы взаимодействия с устройствами?

tailgunner ★★★★★ ()

ветеранам ЕС ЭВМ радоваться

В очередной раз швабодные опенсорсные хипстеры заново изобретают велосипед сделанный сто лет назад IBM велосипед. Как уже было с виртуализацией, облаками. И, что самое смешное, что VM/CMS работала как часы уже в 70х-80х, её потомки работают точно так же сейчас а у хипстеров до сих пор KVM/XEN баттхерт. Точно так же и с облаками И кластеризацией - LPAR/Parallel sysplex разработанные 20 а у хипстеров обосравшись с тотальными факапами кучу раз подряд жорики шуклины и прочие инженеры бегут от своих разьяренных работодателей в Грецию либо тупо кидают всех пользователей внезапно заявляя что серваис закрыт и можно расходиться.

anonymous ()
Ответ на: комментарий от SystemD-hater

Легко. Процессор имеет расширяемую архитектуру. Не надо путать Risc-V и lowRISC SoC, сделанную по его спецификации. Типа прожгли ПЛМку «из того, что было», как я понял из кучи не совсем мне понятных слов.

Тейп-аут на RiscV еще не готов, процессор — открытый.

gns ★★★★ ()
Ответ на: комментарий от tailgunner

В чем ты видишь движение в сторону микроядра, тем более - аппаратного?

Провожу аналогии с тем, над чем работаю сам. Кое-какие идеи весьма и весьма коррелируют.

Их minions - в первую очередь для software defined devices, какие проблемы взаимодействия с устройствами?

«Тупые» устройства нужно опрашивать, чуть более умные генерируют прерывания, но как быть если устройство само по себе «интеллектуальное»?

Я твёрдо убеждён, что идеальным вариантом является взаимодействие через синхронные сообщения.

alman ★★★ ()
Ответ на: комментарий от O02eg

Для тех, кто не читает по английски — например для того, что бы защитить адрес возврата из процедуры от намеренной или ненамеренной подмены, а заодно защитится от выхода за границы массива.

gns ★★★★ ()
Вы не можете добавлять комментарии в эту тему. Тема перемещена в архив.