Компания Xilinx, выпускающая интегральные микросхемы программируемой логики, открыла исходный код Vitis HLS — набора инструментов, который позволяет синтезировать высокоуровневое описание логической структуры FPGA из кода на Си/Си++ (в том числе с использованием OpenCL).
По словам представителя компании, публикация исходного кода интерфейса Vitis HLS открывает новые возможности для исследователей, разработчиков и энтузиастов компиляторов в использовании и модификации Vitis HLS в соответствии с конкретными потребностями своих приложений.
Исходный код опубликован на условиях лицензии Apache 2.0 и доступен в репозитории на GitHub.
8 декабря состоялся выпуск набора программных инструментов Intel, предназначенных для разработки программ с использованием единого программного интерфейса (API) для различных вычислительных ускорителей, включая векторные команды процессоров (CPU), графические ускорители (GPU) и программируемые вентильные матрицы (FPGA) — Intel oneAPI Toolkits for XPU Software Development.
Базовый набор инструментов «oneAPI Base Toolkit» содержит компиляторы, библиотеки, средства для анализа и отладки, а также средства обеспечения совместимости, которые помогают перенести программы использующие CUDA на диалект Data Parallel C++ (DPC++).
Дополнительные наборы инструментов предоставляют средства для высокопроизводительных расчётов (HPC Toolkit), для разработки искусственного интеллекта (AI Toolkit), для «интернета вещей» (IoT Toolkit) и для высокопроизводительной визуализации (Rendering Toolkit).
Инструменты Intel oneAPI позволяют исполнять программы, полученные из одного и того же исходного кода на вычислительном оборудовании разной архитектуры.
Наборы инструментов можно скачать бесплатно. Кроме бесплатной версии инструментов есть и платная, которая даёт доступ к технической поддержке от инженеров Intel. Также доступна возможность использовать для разработки и тестирования кода сервис Intel® DevCloud, который предоставляет доступ к различным CPUs, GPU и FPGA. Будущие версии Intel® Parallel Studio XE и Intel® System Studio будут базироваться на Intel oneAPI.
Компания Вейв Компьютинг (Wave Computing, бывшая MIPS Technologies, ранее поглощенная компанией Imagination Technologies и после ее расчленения снова получившая самостоятельный статус) объявила в публикации исходного кода процессорных ядер MIPS32 microAptiv по программе MIPS Open.
Опубликован код для двух классов ядер:
ядро microAptiv MCU – микроконтроллерное ядро для встраиваемых систем реального времени.
ядро microAptiv MPU core – включает контроллер кеша и блок управления памятью (MMU), обеспечивающие возможность запуска полновесных операционных систем таких, как Linux.
Среда разрботки MIPS Open IDE (версии для Linux и Windows)
Пакеты MIPS Open FPGA - для запуска ядер MIPS Open на ПЛИС
Исходный код ядер microAptiv UP Core и microAptiv UC Core на языке описания аппаратного обеспечения Верилог
Для скачивания требуется принять условия лицензионного соглашения и зарегистрироваться на сайте.
Ранее компания Вейв Компьютинг объявила о запуске программыMIPS Open, в рамках которой участники получат возможность выпускать собственные ядра с архитектурой MIPS без необходимости оплачивать сертификацию на соответствие архитектуре, покупать исходный код ядер, выплачивать другие лицензионные отчисления, а также получают доступ к исходному коду существующих ядер MIPS, являющихся разработкой Вейв Компьютинг.
В июне 2016 года вышла открытая платформа для прототипирования аппаратного обеспечения icoBoard 1.0.
icoBoard представляет собой отладочный набор на базе ПЛИС iCE40 фирмы Lattice Semiconductor.
Основной отличительной особенностью данной платформы является использование для программирования ПЛИС открытого и свободного программного обеспечения icoTC, основными компонентами которого являются:
Компания Invensys Systems представила модуль TMCO1 (фото), предназначенный для применения в её собственных промышленных контроллерах.
Особенностью продукта является то, что в его основе лежит процессор OR1200, построенный по архитектуре OpenRISC 1000 и разрабатываемый на OpenCores.org. В проекте используются и другие IP-модули с OpenCores. Система работает под управлением ядра Linux.
SoC выполнена на FPGA и обладает следующими возможностями:
2 x Ethernet MAC
2 x Tokenbus MAC
контроллер SDRAM
контроллер SPI Flash
контроллер шины Wishbone
Работа проводилась при участии команды ORSoC, специализирующейся на разработке заказных решений на базе наработок OpenCores (а также играющей ключевую роль в поддержке и развитии проекта OpenCores).
Известный производитель микросхем программируемой логики, компания Altera, представила общественности проект по созданию инструмента, позволяющего исполнять на FPGA код, написанный для OpenCL. OpenCL является основанным на C открытым стандартом для параллельного программирования. В настоящее время он активно используется для переноса на графические карты вычислений, требующих высокой производительности. Интерес к графическим картам был вызван в первую очередь тем, что применяемые в них процессоры способны одновременно выполнять большое число операций, что позволяет достичь колоссальной производительности на хорошо распараллеливаемых задачах. Эти же соображения подтолкнули разработчиков обратить внимание на FPGA. Altera стала членом рабочей группы по OpenCL в январе прошлого года.
Анонсированный инструмент поддерживает системы, сочетающие программируемую логику с ARM или x86 процессорами. Первые результаты применения этой технологии показали 35-кратный прирост производительности в сравнении с классическими многоядерными решениями и пятидесятипроцентное уменьшение времени разработки в сравнении с разработкой на HDL.
Разработчики проекта OpenRISC анонсировали создание платы для разработки, созданной специально для построения SoC на базе OpenRISC. Плата поддерживает большинство распространённых интерфейсов, имеет малые размеры (80 x 40 мм), проста в использовании и отладке. Разработчики позиционируют её как бюджетное решение для работы с FPGA, нацеленное, в первую очередь, на сообщество. Основная цель этого шага — привлечение к проекту новых пользователей и разработчиков.
Некоторое время назад Altera Corp. выпустила бесплатную версию среды разработки для ПЛИС (Программируемая Логическая Интегральная Схема, FPGA) их собственного производства. И вот, с новым релизом Quartus II 10.0, стала доступна и Linux версия уже без приставки beta. Отличительной особенностью этого релиза так же является и то, что весь GUI был переписан на Qt4.
Долгое время под Linux была доступна только платная версия Quartus II и вот, наконец-то, Altera выпустила бесплатную версию и для нашей операционной системы.
Altera Quartus II - это среда разработки для ПЛИС (Программируемая Логическая Интегральная Схема, FPGA) производства Altera, которая включает в себя реализацию языков описания аппаратного обеспечения VHDL и Verilog, систему визуального дизайна логических схем и симуляцию временных диаграмм.
Quartus II Web Edition является бесплатной, но урезанной версией данной среды разработки.
Пакет ещё находится в стадии бета-тестирования, но уже можно скачать.
