Если комб. схемы это то про что я думаю, то как один из вариантов описать их на Verilog, или VHDL, и промоделировать в каком-нть Verilog/VHDL симуляторе. К примеру в коммерческом ModelSim (вроде можно скачать демо версию), или в одном из open-source Verilog/VHDL симуляторов.