кэши интела

Да и ещё вопрос в догонку - где используются look-aside кэши?

В каком именно проце? В 4004 кеша AFAIK не было :)

Любой из имеющих 3 уровня - например какой-нибудь из Nehalem'ов.

а на сайте интела нету ? там у них обычно увесистые PDF с разными спеками и списками крманд - хотя искать там конечно сложновато :)

хм, не нашёл что-то - если есть ссылка подбросьте.

Мне тоже интересно стало...

Я, возможно, не прав, но, сдаётся мне, что концепция столь явного маппинга всех кышей на виртуальные и физические несколько устарела? Я к тому, что сейчас TLB многоуровневая и тесно завязана на конкретные кыши и (многоуровневые же) бранч предикторы, особенно в свете возрождения Nehalem'ами SMT ("гипертединга")...

Кыш он и в африке Кыш :-).

Собственно же концепция устареть не может т.к. есть кэш, есть MMU, и тут кэш либо использует вирт. адреса либо физические - других пока не придумали.

А всякие прибамбасы суть дела мне кажется не меняет.

Насчёт интела есть предположение что 1 ур. это вирт., 2 и 3 физич. Но очень хотелось бы как я уже сказал, чтобы где-то было описание архитектуры кэшей или об этом знают только интеловцы? Тогда просьба их откликнуться (в Москве кажется есть их центр).

>есть предположение что 1 ур. это вирт.,
наверное все три работают с физическими
ведь есть режимы работы процессора, где про виртуальные адреса никто ничего не знает

Не думаю. В случае, когда MMU не используется, кэши не используются или прозрачны.

В данном случае интересует когда MMU включен - так как это типичный случай использования совр. ОС.