Я хотел бы притащить на ЛОР вот это видео про lock-free алгоритмы

Эти срезы гуглятся. Мне за тебя искать их? Нахрена ты вообще лезешь в область где ничего не понимаешь

Трубочки охлаждения были на обратной стороне кристалла. И трубочек не было просто кристалл наловили так что он стал ребристым чтоб увеличить площадь соприкосновения с водой.

Чиплеты придумала не амд а Интел. Пень 2. Там был чип процессора и чип кэша L2. Для того чтоб уменьшить процент брака метели придумали known good die.

Этот подход применяется когда делать один камень становится слишком дорого. Потому что выход годных камней падает очень резко с ростом площади. Поэтому и Интел тогда и амд сейчас делают чиплеты чтоб уменьшить цену ошибки

И с чего ты взял, что что-то найденное гуглом вообще реально, не говоря уже о достоверности?

Гугл == современный тельавизор.

всякие микроны с хуйниксами будут выкладывать свои срезы

Очевидно, люди выкладывают ЧУЖИЕ срезы

Дарю: https://i.redd.it/kd34u0pa1by31.jpg

Пореж и сфоткай сам. Тебя что, арестуют за это?

читать вредно для глаз..

Реддит? Ты вот сейчас прям серьёзно ссылаешься на эту вонючую маркетинговую помойку? Ещё педовикию в качестве аргумента приведи.

И да - через любые КВН реддит у меня «You’ve been blocked by network security.» :)

Мне-то это нахера? У меня никакого интереса защищать корпорации до сих пор производящие такое говно как DRAM нету. Мне за это не платят.

Так не защищать, а нападать. Ты и нападаешь, а мне интересно, но без пруфов не очень. Ты говоришь, что пруфы представить ты не можешь, а я говорю, что ты эти пруфы предоставлять не хочешь. А жаль! Вдруг был бы прав.

@ckotctvo тоже пруфы не показывает, но звучит убедительнее)

Я надеюсь ты понимаешь что DRAM - это лютый костыль придуманный когда технологий для изготовления больших кристаллов толком не было, а BGA с кучей ног ещё не придумали? Это было временное решение, убогое, но на тот момент реализуемое.

Костыль, придуманный для обхода ограничений того времени за счёт тормозов и усложнения обвязки, уже давно технологически не нужен, и в нормальном мире уже давно был бы выкинут на свалку истории, как и полагается костылю. Ну как было с памятью на ферритовых кольцах, накопителях на ЦМД и прочими временными решениями.

Однако, мир у нас клоунский, поэтому тупорылые дебилы с кучей бабла вкладывают это бабло не в новые технологии, а в уже удобренные костыли или пирамиды построенные на хайпе из-за тупости.

И вот тут, почему-то, нынешние отечественные «учоные», вместо того, чтобы решать проблему с костылями в компьютерной схемотехнике в корне, занимаются изготовлением костылей для тех костылей которые существуют исключительно из-за жадности тупорылых дебилов при бабле. И с какой же целью отечественные «учоные» это делают, интересно? Они ж учёные, должны вроде понимать про костыли. Значит зачем-то им нужно продлить благоденствие жадных тупорылых дебилов владеющих производством DRAM.

Тут никаких «пруфцов» не надо, чтобы эту картинrу увидеть целиком и понять.

Смотреть видео вместо чтения - вредно для мозга.

Начни хотя бы гуглить. Я отказываюсь проводить лекции если ты вообще не понимаешь во что встанет доставка сигнала, снятие данных с dram оно кстати совсем небольшое.

Ну просто какой смысл спорить с человеком который даже не понимает как устроено то о чем он спорит

Во-первых, я не говорил, что AMD придумал чиплеты, я про то, что в недавней истории он их первый стал массово производить. Во-вторых, зануды различают чиплеты и MCM (multi-chip module). Далее, у интела первым MCM был PentiumPro, а Pentuim II, но IBM Power2 был раньше. Одако, после Power2 выпустили в виде одого кристалла POWER2 Super Chip, видимо какой-то смысл есть делать большой чип, а не 8 мелких.

делать один камень становится слишком дорого.

Вы на размеры камня WSE-3 посмотрели? Он вобще все кристаллы в сумме в обычном многопроцессорном сервере закрывает. Всё время идёт туда-сюда шатание, то несколько кристаллов, то объёдинить всё в одном. При этом информации ноль, какие сложности возникают, какая себестоимость...

Читать, смотреть, думать - переключаться надо чаще, манускрипт на 8к страниц и 100500 видео-шортов скорее дополняют друг друга, но отдельно скорее зло.

Начни хотя бы гуглить

Ещё раз - нынче поиск полезных данных в гугле - идиотизм. Ты ещё предложи чатгопоты какой спросить, как ниче модно у недоумков.

снятие данных с dram оно кстати совсем небольшое.

Поржал. Ты вообще в курсе, что для DRAM приходится городить в процессоре целый узел - контроллер DRAM (огороженный кстати по самое немогу во всяких сраных x86).

Как же мы читаем данные из DRAM? Процессор выставляет адрес контроллеру DRAM. Контроллер DRAM проверяет - не занимается ли он сейчас рефрешем какой-нибудь строки, и если занимается, то процессор ждёт, когда контроллер DRAM освобождается, начинается цикл чтения - контроллер выставляет часть адреса на адресную шину DRAM, выставляет сигнал /RAS, мол, это адрес ряда, DRAM защёлкивает часть адреса в регистре адреса строк, контроллер убирает /RAS, потом контроллер на ту же шину выставляет оставшуюся часть адреса, дёргает /CAS, когда /CAS пропадает - читает в себя данные которые DRAM выставила на выходы данных, потом передаёт прочитанное процессору.

Как мы читаем данные из SRAM? Процессор выставляет адрес на шину адреса, SRAM отдаёт процессору данные. Всё. Никаких контроллеров, никакого дрочева с RAS/CAS, никакого долбаного рефреша.

Расскажи мне побольше про трудности доставки.

И нет, проблем сделать 64 дорожки адреса и 64 дорожки данных на ПП нынче нет никаких. Сейчас приходится делать дорожек намного больше, потому что ради костыльного способа увеличить херовую пропускную способность DRAM приходится ставить несколько банков DRAM. Если чо - у DIMM DDR4 288 ног, ЕМНИП.

Сколько наноВатт на байт потребляет статическая память на 2 гигаГерцах? Сколько будет потреблять терраБайт?

п.с. ЕСЛ зльбрусы охлаждали сверхочищенной водой -30C, только ПРО мог это себе позволить.

Сколько наноВатт на байт потребляет статическая память на 2 гигаГерцах?

На порядки меньше чем DRAM. По совершенно очевидным причинам.

п.с. ЕСЛ зльбрусы охлаждали сверхочищенной водой -30C, только ПРО мог это себе позволить.

При чём тут вообще ЕСЛ и эльбрусы?

чиплеты это не костыль. а способ снижения цены. огромный кэш не всегда можно резервированием спасти. даже если целыми секциями отключать. или можно но ценой еще большего увеличения площади.

то есть в итоге ты предлагаешь увеличить цену оперативки еще в 10 раз, если не в 20 и тогда-то заживём. только задержки распространения сигнала ничем не исправишь, так что и оперативка будет по прежнему будет тормозить но зато компуктер будет стоит уже как автомобиль с утильсбором.

Процессор выставляет адрес на шину адреса, SRAM отдаёт процессору данные. Всё.

/dev/facepalm

даже во времена 565РУ5 так не работало. по RAS к половине ячеек подключается voltage sense amplifier. который стоит в состоянии предзаряда пока RAS неактивен. открой уже сраный гугл, он, ска аж схему показывает по запросу. и этот усилитель по сути и есть 6T SRAM.

и в SRAM этот усилитель имеется если там большая емкость, только 6T сразу обоими выходами к нему подключается. по CAS выбирается уже считанное данное из статической памяти. прикинь!

половина времени задержки DRAM это чтение из SRAM. я уж молчу про то что RAS/CAS нету со времен первой DDR.

на самом деле что надо было сделать - это ввести после усилителя чтения кэш на 16 линеек прямо в DRAM. обычно банк 1024 или 2048 записей, и 16 ячеек sram на 16nm с площадью 0.07um^2 займут 0.0716/(0.0021024)~=128/2048 = 6% площади. При этом они серьезно осложнят атаку row hammer, вплоть до полной невозможности. Для 16гб плашки это даст рабочий набор для приложения в 512Мб-1Гб, и вот оттуда уже можно работать вдвое быстрее.

но переходить полностью на sram бесполезно. либо вернешься во времена пентиума3 по емкости либо комп будет стоить как автомобиль

я уж молчу про то что RAS/CAS нету со времен первой DDR

Ну и стоит ещё учесть, что ещё до первой DDR уже был burst.
А ты терпеливый, ликбезом заниматься )

Burst был у sdram и даже у bedo dram.

Что это за тонна бреда и вранья? Продукт т.н. «ИИ»?

565РУ5

Это вообще-то DRAM в чистом виде.

и в SRAM этот усилитель имеется если там большая емкость

В SRAM вообще нечего усиливать. В качестве ячейки там не убогий разряжающийся конденсатор, а RS-триггер. Там усиливать в принципе нечего и незачем.

по CAS выбирается

В SRAM вообще нет и не было никакого CAS. Он там нахер не нужен.

половина времени задержки DRAM это чтение из SRAM.

DRAM и SRAM это абсолютно разные виды памяти. В DRAM нет никакой SRAM.

я уж молчу про то что RAS/CAS нету со времен первой DDR.

DDR5 RAW DRAM корпус BGA 190 ball

• pin G3 - RAS
• pin L3 - CAS

DDR5 DRAM корпус BGA MO-210 (на DIMM/SODIMM обычно ставятся) - там вообще трындец - адрес строки и адрес колонки загружать надо отдельными командами через CA[0:13] (Command/Address) - к обычной логике RAS/CAS добавлен ещё один контроллер с управлением таймингами и пр.

Статью он публиковать будет, ага. :)