LINUX.ORG.RU
Форум — Development  

Makefile syntax


0

1

что означает Makefile в таком определении

$(EXEC)>:  $(OBJS) Makefile libprog.a
           $(CC) $(OBJS) $(LIBS) -o $(EXEC)

$(OBJS)>:  main.cpp main.h Makefile $(EXT_FILES)
           $(CC) -c main.cpp $(CPPFLAGS)

Зависимость - если Makefile поменяется, то main.cpp надо пересобрать и $(EXEC) перелинковать.

tim239 ★★
()
Вы не можете добавлять комментарии в эту тему. Тема перемещена в архив.
Development