История изменений
Исправление Stanson, (текущая версия) :
Начни хотя бы гуглить
Ещё раз - нынче поиск полезных данных в гугле - идиотизм. Ты ещё предложи чатгопоты какой спросить, как ниче модно у недоумков.
снятие данных с dram оно кстати совсем небольшое.
Поржал. Ты вообще в курсе, что для DRAM приходится городить в процессоре целый узел - контроллер DRAM (огороженный кстати по самое немогу во всяких сраных x86).
Как же мы читаем данные из DRAM? Процессор выставляет адрес контроллеру DRAM. Контроллер DRAM проверяет - не занимается ли он сейчас рефрешем какой-нибудь строки, и если занимается, то процессор ждёт, когда контроллер DRAM освобождается, начинается цикл чтения - контроллер выставляет часть адреса на адресную шину DRAM, выставляет сигнал /RAS, мол, это адрес ряда, DRAM защёлкивает часть адреса в регистре адреса строк, контроллер убирает /RAS, потом контроллер на ту же шину выставляет оставшуюся часть адреса, дёргает /CAS, когда /CAS пропадает - читает в себя данные которые DRAM выставила на выходы данных, потом передаёт прочитанное процессору.
Как мы читаем данные из SRAM? Процессор выставляет адрес на шину адреса, SRAM отдаёт процессору данные. Всё. Никаких контроллеров, никакого дрочева с RAS/CAS, никакого долбаного рефреша.
Расскажи мне побольше про трудности доставки.
И нет, проблем сделать 64 дорожки адреса и 64 дорожки данных на ПП нынче нет никаких. Сейчас приходится делать дорожек намного больше, потому что ради костыльного способа увеличить херовую пропускную способность DRAM приходится ставить несколько банков DRAM. Если чо - у DIMM DDR4 288 ног, ЕМНИП.
Исходная версия Stanson, :
снятие данных с dram оно кстати совсем небольшое.
Поржал. Ты вообще в курсе, что для DRAM приходится городить в процессоре целый узел - контроллер DRAM (огороженный кстати по самое немогу во всяких сраных x86).
Как же мы читаем данные из DRAM? Процессор выставляет адрес контроллеру DRAM. Контроллер DRAM проверяет - не занимается ли он сейчас рефрешем какой-нибудь строки, и если занимается, то процессор ждёт, когда контроллер DRAM освобождается, начинается цикл чтения - контроллер выставляет часть адреса на адресную шину DRAM, выставляет сигнал /RAS, мол, это адрес ряда, DRAM защёлкивает часть адреса в регистре адреса строк, контроллер убирает /RAS, потом контроллер на ту же шину выставляет оставшуюся часть адреса, дёргает /CAS, когда /CAS пропадает - читает в себя данные которые DRAM выставила на выходы данных, потом передаёт прочитанное процессору.
Как мы читаем данные из SRAM? Процессор выставляет адрес на шину адреса, SRAM отдаёт процессору данные. Всё. Никаких контроллеров, никакого дрочева с RAS/CAS, никакого долбаного рефреша.
Расскажи мне побольше про трудности доставки.
И нет, проблем сделать 64 дорожки адреса и 64 дорожки данных на ПП нынче нет никаких. Сейчас приходится делать дорожек намного больше, потому что ради костыльного способа увеличить херовую пропускную способность DRAM приходится ставить несколько банков DRAM. Если чо - у DIMM DDR4 288 ног, ЕМНИП.