История изменений
Исправление I-Love-Microsoft, (текущая версия) :
Есть возможность мешать Verilog и C в тестбенче или просто в лоб переписать на Verilog?
Я уже переписал на Verilog для тестбенча, всё работает как часики. А уже отдельная функция домножает на коэффициент чтобы логарифм стал десятичным и умноженным на 20.
Завтра чуть причешу и выложу исходник, да там всё на 99% идентично версии на языке Си.
Есть конечно PLI и да, можно тупо совать модули на Си в код на Verilog но лишь для моделей в симуляторах, я это делал но наверное лет 8 назад, уже забыл как, а сейчас мне проще на Verilog вкатить.
Исходная версия I-Love-Microsoft, :
Есть возможность мешать Verilog и C в тестбенче или просто в лоб переписать на Verilog?
Я уже переписал на Verilog для тестбенча, всё работает как часики. А уже отдельная функция домножает на коэффициент чтобы логарифм стал десятичным и умноженным на 20.
Завтра чуть причешу и выложу исходник, да там всё на 99% идентично версии на языке Си.