История изменений

Если сразу компилировать в RISC и исполнять на RISC-архитектуре, не будет этого дополнительного преобразования.

Оно очень мало времени занимает, ну и сам RISC тоже имеет дополнительные преобразования даже в чистом виде, поэтому нужен NISC, где преобразования обещают быть самыми минимальными.

А так что в RISC что в CISC используется внутренний микрокод, от процесса преобразования никуда не деться, и я бы сказал что это неизбежно, это как пытаться сделать язык где бы сразу писали на внутреннем представлении компилятора, но рано или поздно найдут более эффективное представление для лучшей оптимизации, и начнется конвертация.

А если брать реальные «RISC», такие как RISC-V, то там сжатые инструкции, которые вовсе не такие простые.

Вообще сейчас разделение на RISC и CISC мне не особо понятно, ARM64 RISC имеет такую RISC-инструкцию как вычисление AES, а Intel APX вводит трехадресные инструкции и увеличивает регистры.

Я еще не согласен с тем что у Intel какие то бесполезные инструкции, а вот процессор X делает как надо. Процессоры Intel за эти бесполезные инструкции и покупают, что бы работала программа которая использует флаг четности, который приехал из 1972 года, потому что автор программы увидел его использование в какой то древности, которая работала на его ПК.

Если сразу компилировать в RISC и исполнять на RISC-архитектуре, не будет этого дополнительного преобразования.

Оно очень мало времени занимает, ну и сам RISC тоже имеет дополнительные преобразования даже в чистом виде, поэтому нужен NISC, где преобразования обещают быть самыми минимальными.

А так что в RISC что в CISC используется внутренний микрокод, от процесса преобразования никуда не деться, и я бы сказал что это неизбежно, это как пытаться сделать язык где бы сразу писали на внутреннем представлении компилятора, но рано или поздно найдут более эффективное представление для лучшей оптимизации, и начнется конвертация.

А если брать реальные «RISC», такие как RISC-V, то там сжатые инструкции, которые вовсе не такие простые.

Вообще сейчас разделение на RISC и CISC мне не особо понятно, ARM64 RISC имеет такую RISC-инструкцию как вычисление AES, а Intel APX вводит трехадресные инструкции и увеличивает регистры.

Я еще не согласен с тем что у Intel какие то бесполезные инструкции, а вот процессор X делает как надо. Процессоры Intel за эти бесполезные инструкции и покупают, что бы работала программа которая использует флаг четности, который приехал из 1972 года.

Если сразу компилировать в RISC и исполнять на RISC-архитектуре, не будет этого дополнительного преобразования.

Оно очень мало времени занимает, ну и сам RISC тоже имеет дополнительные преобразования даже в чистом виде, поэтому нужен NISC, где преобразования обещают быть самыми минимальными.

А так что в RISC что в CISC используется внутренний микрокод, от процесса преобразования никуда не деться, и я бы сказал что это неизбежно, это как пытаться сделать язык где бы сразу писали на внутреннем представлении компилятора, но рано или поздно найдут более эффективное представление для лучшей оптимизации, и начнется конвертация.

А если брать реальные «RISC», такие как RISC-V, то там сжатые инструкции, которые вовсе не такие простые.

Вообще сейчас разделение на RISC и CISC мне не особо понятно, ARM64 RISC имеет такую RISC-инструкцию как вычисление AES, а Intel APX вводит трехадресные инструкции и увеличивает регистры.

Если сразу компилировать в RISC и исполнять на RISC-архитектуре, не будет этого дополнительного преобразования.

Оно очень мало времени занимает, ну и сам RISC тоже имеет дополнительные преобразования даже в чистом виде, поэтому нужен ZISC, где преобразования обещают быть самыми минимальными.

А так что в RISC что в CISC используется внутренний микрокод, от процесса преобразования никуда не деться, и я бы сказал что это неизбежно, это как пытаться сделать язык где бы сразу писали на внутреннем представлении компилятора, но рано или поздно найдут более эффективное представление для лучшей оптимизации, и начнется конвертация.

А если брать реальные «RISC», такие как RISC-V, то там сжатые инструкции, которые вовсе не такие простые.

Вообще сейчас разделение на RISC и CISC мне не особо понятно, ARM64 RISC имеет такую RISC-инструкцию как вычисление AES, а Intel APX вводит трехадресные инструкции и увеличивает регистры.

Если сразу компилировать в RISC и исполнять на RISC-архитектуре, не будет этого дополнительного преобразования.

Оно очень мало времени занимает, ну и сам RISC тоже имеет дополнительные преобразования даже в чистом виде, поэтому нужен ZISC.

А так что в RISC что в CISC используется внутренний микрокод, от процесса преобразования никуда не деться, и я бы сказал что это неизбежно, это как пытаться сделать язык где бы сразу писали на внутреннем представлении компилятора, но рано или поздно найдут более эффективное представление для лучшей оптимизации, и начнется конвертация.

А если брать реальные «RISC», такие как RISC-V, то там сжатые инструкции, которые вовсе не такие простые.

Вообще сейчас разделение на RISC и CISC мне не особо понятно, ARM64 RISC имеет такую RISC-инструкцию как вычисление AES, а Intel APX вводит трехадресные инструкции и увеличивает регистры.

Если сразу компилировать в RISC и исполнять на RISC-архитектуре, не будет этого дополнительного преобразования.

Оно очень мало времени занимает, ну и сам RISC тоже имеет дополнительные преобразования даже в чистом виде, поэтому нужен ZISC. А так что в RISC что в CISC используется внутренний микрокод.

А если брать реальные «RISC», такие как RISC-V, то там сжатые инструкции, которые вовсе не такие простые.

Вообще сейчас разделение на RISC и CISC мне не особо понятно, ARM64 RISC имеет такую RISC-инструкцию как вычисление AES, а Intel APX вводит трехадресные инструкции и увеличивает регистры.

Если сразу компилировать в RISC и исполнять на RISC-архитектуре, не будет этого дополнительного преобразования.

Оно очень мало времени занимает, ну и сам RISC тоже имеет дополнительные преобразования даже в чистом виде, поэтому нужен ZISC.

А если брать реальные «RISC», такие как RISC-V, то там сжатые инструкции, которые вовсе не такие простые.

Вообще сейчас разделение на RISC и CISC мне не особо понятно, ARM64 RISC имеет такую RISC-инструкцию как вычисление AES, а Intel APX вводит трехадресные инструкции и увеличивает регистры.